|
晶振作為電子設(shè)備的“心臟”，其核心作用是產(chǎn)生穩(wěn)定的基準時鐘信號，但晶振的原始輸出頻率往往無法直接滿足系統(tǒng)各模塊的需求——有的模塊需要高頻時鐘保證運算速度，有的模塊需要低頻時鐘降低功耗、實現(xiàn)精準計時。此時，分頻技術(shù)就成為連接晶振基準頻率與系統(tǒng)需求的關(guān)鍵，通過數(shù)字電路將晶振原始頻率按固定比例降低，輸出符合要求的低頻時鐘信號。
晶振分頻的本質(zhì)是通過數(shù)字分頻電路（由觸發(fā)器、計數(shù)器、鎖相環(huán)等器件組成），對晶振輸出的原始時鐘信號進行“計數(shù)-翻轉(zhuǎn)-輸出”的邏輯操作，將高頻信號按整數(shù)倍（或精準小數(shù)倍）降低為低頻信號，核心遵循公式：
其中：為晶振原始輸出頻率（基準頻率）； 為分頻后輸出頻率； 為分頻系數(shù)（正整數(shù)或精準小數(shù)，由分頻電路設(shè)計決定）。
分頻的核心邏輯的是“周期性計數(shù)”：每接收 個原始時鐘脈沖，分頻電路輸出1個脈沖，從而實現(xiàn)頻率的等比例降低。根據(jù)實現(xiàn)方式，分頻主要分為兩類：
1.可編程分頻：結(jié)合鎖相環(huán)（PLL）與數(shù)字編程電路，可通過軟件或硬件配置修改分頻系數(shù)，支持多頻點輸出，靈活性強，適用于復(fù)雜系統(tǒng)。
2.硬件固定分頻：由觸發(fā)器、計數(shù)器等硬件器件組成固定邏輯，分頻系數(shù)不可更改（如二分頻、多級級聯(lián)分頻），結(jié)構(gòu)簡單、穩(wěn)定性高，無額外誤差。
關(guān)鍵注意點：分頻僅改變時鐘信號的頻率（降低頻率、延長周期），不改變信號的穩(wěn)定性——晶振原始頻率的精度（如溫偏±25ppm）、穩(wěn)定性，會100%傳遞到分頻后的輸出信號中，這也是高精度分頻的核心前提。
典型案例1：可編程晶振的分頻
可編程晶振（Programmable Oscillator，代表型號 YSO690PR、YSO212PU、YSO250PT）是一類靈活性極強的頻率器件，核心通過固定基頻晶體 + PLL 倍頻 + 可編程分頻的架構(gòu)設(shè)計，支持工廠編程修改分頻參數(shù)，可實現(xiàn)寬范圍頻率輸出（最高達 2100MHz），且具備交貨周期短的顯著優(yōu)勢，憑借頻點定制化、調(diào)試便捷性的特點，被廣泛應(yīng)用于工業(yè)控制、醫(yī)療電子、通信設(shè)備等對頻率靈活性與交付效率有高要求的領(lǐng)域。
典型案例2：有源32.768kHz晶振的分頻（高精度計時場景）
32.768kHz是RTC系統(tǒng)中最重要的頻率，廣泛應(yīng)用于計時電路中，其核心需求是分頻為1Hz秒脈沖，實現(xiàn)精準計時。市面上高精度（溫偏±25ppm）的有源32.768kHz晶振，均采用“AT切MHz級基頻晶片 + 專用數(shù)字分頻IC（含振蕩電路、整形電路、固定分頻器）”的設(shè)計，將MHz級基頻精準分頻至32.768kHz，再輸出標準方波（CMOS電平）。
為何不直接用AT切晶片做32.768kHz基頻？因為AT切晶體的頻率與晶片厚度成反比，32.768kHz基頻對應(yīng)的晶片厚度達數(shù)毫米，機械穩(wěn)定性差、溫漂無法做到±25ppm；而MHz級AT切晶片（如8MHz）厚度僅數(shù)十微米，工藝成熟、精度可控，分頻后可完美繼承其高精度特性。
32.768kHz分頻至1Hz（RTC核心需求）
32.768kHz的特殊數(shù)值意義的是 ，因此可通過15級二分頻電路，進一步分頻至1Hz秒脈沖，實現(xiàn)精準計時：
每級二分頻采用T觸發(fā)器，每接收1個輸入時鐘上升沿，輸出電平翻轉(zhuǎn)一次，實現(xiàn)頻率÷2；15級級聯(lián)后，總分頻系數(shù)為 ，最終輸出1Hz方波（周期1s）。
典型應(yīng)用：RTC芯片（如YSN8563,YSN8900），內(nèi)部集成15級二分頻電路，直接輸出1Hz秒脈沖，驅(qū)動時間計數(shù)，可實現(xiàn)日歷，鬧鐘，計數(shù)等功能。
|
