|
在任何數(shù)字電子系統(tǒng)中，時(shí)鐘信號(hào)都扮演著“心臟起搏器”的角色。沒(méi)有穩(wěn)定的時(shí)鐘，CPU無(wú)法執(zhí)行指令，ADC無(wú)法采樣，數(shù)據(jù)無(wú)法在總線上可靠傳輸。而時(shí)鐘芯片就是承擔(dān)時(shí)鐘產(chǎn)生、分配、整形與同步功能的核心器件。
很多人都會(huì)產(chǎn)生這種疑問(wèn)：為什么需要時(shí)鐘芯片呢？直接用一顆晶振給所有芯片提供時(shí)鐘不行嗎？答案是當(dāng)然不行，晶振只能輸出一個(gè)頻點(diǎn)，通常只能驅(qū)動(dòng)1-2個(gè)負(fù)載，而一個(gè)系統(tǒng)往往需要同時(shí)為CPU、內(nèi)存、多個(gè)PCIe插槽、以太網(wǎng)PHY等提供不同頻率的時(shí)鐘（如CPU 100MHz、DDR 1600MHz、USB 24MHz）。而且晶振時(shí)鐘信號(hào)長(zhǎng)距離傳輸后，時(shí)鐘邊沿會(huì)變緩、抖動(dòng)會(huì)增加，直接使用會(huì)導(dǎo)致時(shí)序或數(shù)據(jù)錯(cuò)誤，芯片工作異常。所以這個(gè)時(shí)候就需要我們的時(shí)鐘芯片來(lái)解決以上問(wèn)題。
時(shí)鐘芯片主要分為兩類：時(shí)鐘發(fā)生器與時(shí)鐘緩沖器
時(shí)鐘發(fā)生器：核心作用是將參考源（如晶振）通過(guò)內(nèi)部的鎖相環(huán)，將一個(gè)低頻時(shí)鐘信號(hào)（8~50MHz）倍頻到所需的高頻（如100M,156.25M等）輸出多路相同或不同頻率的時(shí)鐘，可以根據(jù)需求滿足系統(tǒng)所需的單端和各種差分信號(hào)（LVDS,LVPECL,HCSL），同時(shí)還能降低抖動(dòng)，晶振本身存在相位噪聲，PLL的環(huán)路濾波器可以濾除帶外噪聲，輸出更“干凈”的時(shí)鐘。典型型號(hào)：SYKB23F04,SYKG1042E/Q5
典型應(yīng)用：CPU/GPU的參考時(shí)鐘、DDR內(nèi)存時(shí)鐘、以太網(wǎng)PHY時(shí)鐘、ADC/DAC采樣時(shí)鐘，PCIE時(shí)鐘。
時(shí)鐘緩沖器：是接收一路時(shí)鐘輸入，輸出多路相同的時(shí)鐘
原始時(shí)鐘信號(hào)產(chǎn)生后，往往需要驅(qū)動(dòng)多個(gè)負(fù)載或傳輸較遠(yuǎn)距離，時(shí)鐘緩沖器可以將一路時(shí)鐘復(fù)制成2、4、8甚至更多路不同輸出電平的信號(hào)，供多個(gè)芯片使用，補(bǔ)償長(zhǎng)線傳輸或負(fù)載導(dǎo)致的信號(hào)衰減和波形畸變，恢復(fù)陡峭的邊沿。
典型應(yīng)用：將同一個(gè)100MHz時(shí)鐘分配給多個(gè)ADC通道、服務(wù)器主板上將時(shí)鐘分配給多個(gè)PCIe插槽。
|
